阅读 | 订阅
阅读 | 订阅
电子加工新闻

半导体异质整合趋势 台积电、英特尔、联发科加入SEMI新测试产业委员会

Nick 来源:半导体投资联盟2018-12-07 我要评论(0 )   

随着半导体制程技术面临摩尔定律考验,不少新一代高速运算芯片开始采用芯片堆栈架构,并整合多种不同的芯片来扩充功能与效能,让异质整合成为不可逆的趋势。为此,国际...

芯科技消息(文/方中同)随着半导体制程技术面临摩尔定律考验,不少新一代高速运算芯片开始采用芯片堆栈架构,并整合多种不同的芯片来扩充功能与效能,让异质整合成为不可逆的趋势。为此,国际半导体产业协会宣布成立测试产业委员会,期望巩固半导体高端应用可靠度最后防线。


SEMI号召成立的测试产业委员会,包括联发科、台积电、联电、日月光、硅品、京元电子,以及国际大厂英特尔(Intel)、恩智浦(NXP)、泰瑞达(Teradyne)、爱德万测试(Advantest)、福达电子(FormFactor)、美科乐电子(MJC)、新思科技(Synopsys)、益华计算机(Cadence)、明导国际(Mentor)等一同参与。


另外,学研界如台湾清华大学等也加入产业价值链中,SEMI指出,希望结合各界专家、厂商建构完整产业生态圈,为共同面临的技术挑战找到对策,同时培育拥有下一代测试专长人才。


移动、高效能运算、汽车和物联网4大领域成为推动半导体未来成长的新显学,加上这些应用也带动人工智能(AI)及5G快速成长,多功、高效能芯片需求倍增。


SEMI分析,整合在同一封装中的芯片数量越多,结构越复杂,不仅使找出个别不良芯片难度提高,元件间兼容性与互连也为IC成品可靠度加入许多不确定因子。此外,先进制程成本控制压力与缩短的上市周期,更颠覆传统测试方法。


观察测试产业趋势,传统单一元件个别测试(Final Test)重要性已被晶圆级测试(Wafer Level Test)及系统级测试(System Level Test)取代。SEMI认为,过去以设计角度来提高信号可控制性和可观察性(Design for Test),恐被「Test for Design」概念所强化。


「Test for Design」强调收集测试过程中所产生的数据,分析学习后反馈至设计端来减少设计规范上的错误,并缩短开发时间。未来,设计、制造、封装、测试将不再呈线性关系,而是一个不停循环优化的过程。但新型态的测试方式与观念也衍生了包括业界共通测试标准与规范、数据分享透明度及安全、测试时间与费用优化、测试专业人才匮乏…等挑战。


SEMI国际半导体产业协会台湾区总裁曹世纶指出,“台湾今年再度以47亿美元产值及领先技术稳居全球半导体测试市场之首。由于测试不再只是生产流程的一环,而是扮演确保从设计、制造到系统整合的各生产阶段都要符合质量要求,并要有效控制开发成本与时程,半导体产业急需建立一个解决技术瓶颈的跨界平台,进而催生具经济规模的创新商业模式。”

转载请注明出处。

半导体英特尔台积电
免责声明

① 凡本网未注明其他出处的作品,版权均属于激光制造网,未经本网授权不得转载、摘编或利用其它方式使用。获本网授权使用作品的,应在授权范围内使 用,并注明"来源:激光制造网”。违反上述声明者,本网将追究其相关责任。
② 凡本网注明其他来源的作品及图片,均转载自其它媒体,转载目的在于传递更多信息,并不代表本媒赞同其观点和对其真实性负责,版权归原作者所有,如有侵权请联系我们删除。
③ 任何单位或个人认为本网内容可能涉嫌侵犯其合法权益,请及时向本网提出书面权利通知,并提供身份证明、权属证明、具体链接(URL)及详细侵权情况证明。本网在收到上述法律文件后,将会依法尽快移除相关涉嫌侵权的内容。

网友点评
0相关评论
精彩导读